# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-050285

(43) Date of publication of application: 12.03.1986

(51)Int.CI.

G11C 11/34 G11C 7/00

(21)Application number: 59-172707

(71)Applicant: FUJITSU LTD

(22)Date of filing:

20.08.1984


(72)Inventor: FUKUDA TAKATOSHI

### (54) SERIAL MEMORY DEVICE

#### (57)Abstract:

PURPOSE: To attain the high-density packaging of serial memory and to scale down a chip by providing a buffer circuit for outputting data connected to the output of a sense amplifier and a control circuit for controlling a shift register, sense amplifier and buffer circuit and causing the data of the sense amplifier to shift between data.

CONSTITUTION: When the shift register 12 selects one word line WL, transistors Tr21 and Tr22 are turned on, and the information of capacitors C21 and C22 are outputted to bit lines bit 0 and bit 2. Afterward the sense amplifier signal C comes to "H", and the information of the bit line is decided. Simultaneously the information of the bit line is built up in capacitors C23 and C24 since a shift signal A is "H" and transistors Tr23 and Tr24 are on. Then signals A and C come to "L", and the bit line and the capacitors C21 and C22 are precharged. Then a signal B comes to "H" and the information of the capacitors C23 and C24 is outputted



to the bit lines bit 1 and bit 2. Then the signal C comes to "H", and the information is written in the capacitors C21 and C22. When a CLK enters n-number of times, the entire information on the bit line is outputted to a Dout.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑨ 日本国特許庁(JP)

⑪特許出願公開

### 四公開特許公報(A)

昭61-50285

(5) Int. Cl. 1 G 11 C 11/34 7/00 識別記号 101 庁内整理番号 8522-5B 匈公開 昭和61年(1986)3月12日

8522-5B 6549-5B

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

シリアルメモリ装置

到特 願 昭59-172707

**纽出 顧 昭59(1984)8月20日** 

⑫発 明 者 福 田 高 利 ⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地。

四代 理 人 弁理士 松岡 宏四郎

VA 144 175

1. 発明の名称

シリアルメモリ装置

2. 特許副求の範囲

メモリセルアレイと、該メモリセルアレイのワード線を選択するシフトレジスタと、該メモリセルアレイの各ピット線に接続されたセンスアンプの出力に接続されデータをメモリ装置の外に出力するパッファ回路と、該シフトレジスタと損センスアンプと該バッファ回路を制御する制御回路とよりなり、該センスアンプのデータがピット線間をシフトできるようにしたことを特徴とするシリアルメモリ装置。

3. 発明の詳細な説明

(産业上の利用分野)

本発明はメモリセルアレイを使用したシリアル メモリ装置に関する。

近年メインメモリに使用されるICメモリは高 速化され、高密度化によりビット当たりの単価は かなり低下している。特にグイナミックメモリに おいてその傾向が顕碧である。

一方、メインメモリとの速度のギャップを埋めるため、ピット当たりの単価の特に安いことが要求される磁気ディスク等のシリアルメモリの高速化も翌求されている。

従って今後シリアルインタフェイスをもつ半級体による周辺ノモリ装置の用途が拡大されると考えられる。

またダイナミックメモリの開発はそのメモリセル密度において最先端にあるので、これのメモリセルアレイを使用したシリアルメモリ装置が考えられる。

(従来の技術と問題点)

従来のシリアルメモリは磁気ディスクや、磁気 テープのように機械的にアクセスするものは速度 が遅い。

そこでシリコンディスクと呼ばれるグイナミックメモリを多数並べてシリアルメモリとして構成するものがあのが、制御が強しく機能上も無駄が多い。

#### (問題点を解決するための手段)

上記問題点の解決は、メモリセルアレイと、該メモリセルアレイのワード線を選択するシフトレジスタと、該メモリセルアレイの各ピット線に接続されたセンスアンプと、該センスアンプと、古どこの外に出力するパッファ回路と、はシフトレジスクと該センスアンプと該センスアンプのデータがピット線間をシフトできるようにした本発明によるシリアルメモリ 装置により選成される。

#### (作用)

本発明によれば、安価で銀程度の一番高いグイナミックメモリのセルアレイをそのまま使用し、ロウ方向はシフトレジスタにより、カラム方向はシフト級能を有するセンスアンプによりシリアルアクセスを可能としたもので、ダイナミックメモリに較べ周辺回路は少なく、また端子数は極めて少なくてすみ、チップサイズも小さくできる。
(実施例)

### スアンプの回路図である。

このセンスアンブにおいては、仮終段のセンスアンプの出力はラッチ付出力バッフェ14を通り、出力端子Dove よりメモリ装置の外に出力される。また最終段のセンスアンプの出力は、初段のセンスアンプの出力に戻る。

なお、TrziとCziはメモリセルを構成するトランスファーゲートトランジスクと何報器積キャパシクである。TrziとCziは他のメモリセルを構成するトランジスクとキャパシクである。

15は制御回路で、シフトレジスタ12やセンスアンプ13やパッファ14に、データ、クロック信号、リセット信号を送る。この回路の端子の C S はチップセレクト、WE はライトイネィブル、 D i.a はデータ人力、CLK はクロック、RST はリセットで

つぎに詳細な動作について、タイミング図を用いて説明する。

第3図は未発明によるシリアルメモリ装置の動作を説明するタイミンク図である。

## 第1図は本発明によるシリアルメモリの構成を 。示すプロック図である。

図において、11はダイナミックメモリと全く同 じ構成のメモリセルアレイである。ロウ方向は n ワード、カラム方向は m ビットとする。

12はn ピットのシフトレジスタである。 これは 初期リセットにより一番下位のレジスタのみ

・1 \*で、他のレジスクは\*0 \*となる。またクロック(CLK) が1回くるごとに1ビット宛データがシフトされ、\*1 \*出力のレジスクが、メモリセルアレイのn本のうちの1本のワード線のみを遊訳する。 仮終段のレジスクの出力は、初段のレジスク入力に戻る。このシフトレジスクは既知のものでよく、グイナミック型、スクティック型何れてもよい。

13 はセンスアンプであるが、一般のグイナミック型センスアンプにシフト機能を追加し、1回のCLK ごとに、その出力はとなりのセンスアンプへとシフトされる。

35.2 図は本発明によるシフト機能を有するセン

まず外部入力CLK によりすべての動作が始まる。 CLK の立ち下がりによりピット級とセンスアンプ をプリチャージしているセンスアンプのリセット 信号Rが、L・になる。

Rが"H"の間にピット級およびシフト級 L l O 、 L l l に接続されたキャパシタ C z z 、 C z . は な滅泣圧 V ccにプリチャージされている。

ワード線(W L)方向のシフトレジスタ12の出力は、W L 1 本だけを選択し、選択されたW L が H \* になる。このW L は既知のようにブートストラップ回路等を用いて V ccより高いレベルになっており、W L が \* H \* となることによりメモリセルのトランスファーゲートトランジスタTrziとTrziがONとなり、慣報器積用キャパシタ Czi、 Czo 信報はピット線bitOとbit2へ出力される。

その後センスアンプ信号Cが、H、となり、センスアンプがONし、ピット線の信報が確定される。これと同時にシフト信号Aが、H、で、TripとTrinがONであるためピット線の信報はキャパシクCia、Ciaへ監視される。

新期報 61-50285(3)

つぎにシフト信号 A およびセンスアンプ信号 C が " L " となり、 R は " H " となる。 このことに より C \*\*\*、 C \*\*\*の情報は保ったまま、 ビット 線お よび情報密 猫 用 キャパシタ C \*\*\*、 C \*\*\*はプリチャ ージされる。

つぎにRが、L、になった後、シフト信号Bが \*H、となりキャパシタC』、C』の假報をとな りのビット級bitlとbit2へ出力する。

つぎにセンスアンプ信号Cが"H"となり、この情報はセンスアンプにより地幅されると同時に例和否和用キャパシクCzz、Czzに情報を費き込む。

以上のようにして同一ワード級上の情報はとなりのピット級へとシフトされる。

最終段のセンスアンプにより確定された、ピット級上の協報は出力バッファ14〜出力され、ラッチされる。また最終段のセンスアンプの出力は、WEが、H・であるなら初段のセンスアンプの入力となり、逆にWEが、L・であるなら初段のセンスアンプの入力は Dinにより制御される。

スアンプの回路図、

第3図は本発明によるシリアルメモリ装置の動作を説明するタイミング図である。

図において、

11はメモリセルアレイ、

12はシフトレジスク、

13はシフト概能を有するセンスアンプ、

14はラッチ付出力パッファ、

15は側御回路、

D。... は出力端子、

CSはチップセレクト端子、

WEはライトイネイブル端子、

Diaはデータ入力端子、

CLK はクロック端子、

RST はリセット端子、

1r:,とfr:はメモリセルのトランスファーゲートトランジスク

Cェ、Cコはノモリセルの俗報路衍用キャパシ

9.

1 20 、 1 21 はシフト線、

ワード線方向のシフトレジスタ12へのシフト信号はCLK の立ち上がり等によって生成することができる。

以上により、n回CLX が入ると最終段のセンスアンプに接続されたビット線上の情報はすべて Dovi へ出力され、また初段のセンスアンプに接続されたビット線上の情報へとシフトされる。このことをm回線り返すとすべての情報は Dovi へ出力され、その情報は元のビットの位置に戻る。

(発明の効果)

以上詳細に説明したように本発明によれば、グイナミックメモリのメモリセルアレイを使用してシリアルメモリ設置が構成でき、その端子数は非常に少なくなり高密度実装が可能となる。またグイナミックメモリに較べ周辺回路は少なくなり、従ってチップサイズは小さくできる。

4. 図面の簡単な説明

第1図は水発明によるシリアルメモリの構成を 示すプロック図、

第2図は本発明によるシフト機能を有するセン

Cıs、Cuはシフト用キャパシタ、

Wレはワード級、

bitO、bitl, bit2、bit3はピット線、

A、 Bはシフト信号、

Cはセンスアンプ信号、

Rはセンスアンプのリセット信号 を示す。

代理人 奔理士 松阔宏四阜



# 預開861-50285(4)

